Najwięksi kontraktowi producenci chipów w ten czy inny sposób zmierzają w stronę zasilania na odwrotnej stronie chipa, ponieważ pozwala to na optymalizację układu chipa i poprawę jego wydajności. Firma Samsung Electronics spodziewa się, że zastosowana w procesie technologicznym 2 nm tylna część zasilacza zmniejszy powierzchnię matrycy o 17%.
Jak donosi TrendForce, powołując się na południowokoreańskie media, podobne wypowiedzi złożył w czwartek Lee Sungjae, wiceprezes zespołu rozwojowego Samsung Foundry PDK, podczas przemówienia do partnerów firmy. Oprócz zmniejszenia powierzchni matrycy o 17%, przejście na zasilanie z drugiej strony chipów 2 nm zwiększy ich wydajność o 8% i poprawi efektywność energetyczną o 15%.
Przypomnijmy, że konkurencyjny Intel planuje wykorzystać podobną technologię w masowej produkcji chipów z wykorzystaniem technologii 20A jeszcze przed końcem tego roku otrzymał oznaczenie PowerVia; Tajwańskie TSMC wdroży podobne rozwiązanie o nazwie Super PowerRail w ramach technologii A16 w 2026 roku. W tym przypadku pierwszy wykorzysta nową strukturę tranzystorów RibbonFET, a drugi wprowadzi tranzystory z „nanoarkuszami”.
Najnowsza technologia Samsunga nosi nazwę MBCFET. Koreańska firma zamierza zastosować drugą generację konstrukcji tranzystorowej z otaczającą bramką (GAA) z obecnej połowy roku, a także wykorzystać ją w ramach opracowywanego później procesu 2 nm. Sama technologia SF3 zwiększa wydajność chipa o 30%, poprawia jego efektywność energetyczną o 50%, a także zmniejsza powierzchnię matrycy o 35% w porównaniu do GAA pierwszej generacji. W połączeniu z tylnym zasilaniem (BSPDN) ta struktura tranzystorowa zapewni dodatkowe korzyści.