Firma Marvell Technology zaprezentowała szybkie interfejsy krzemowe o ultrawysokiej przepustowości, wyprodukowane w procesie 3 nm firmy TSMC. Pierwsze w branży krzemowe bloki funkcjonalne Marvell oparte na tej technologii procesowej obejmują 112G XSR SerDes (serializator/deserializator), Long Reach SerDes, PCIe Gen 6 / CXL 3.0 SerDes oraz równoległy interkonekt 240 Tb/s.
Nowe bloki są częścią strategii firmy Marvell polegającej na opracowaniu kompleksowego portfolio rozwiązań do projektowania chipów, które radykalnie zwiększą przepustowość, wydajność i efektywność energetyczną infrastruktury danych nowej generacji. Technologie te obsługują również wszystkie opcje układu półprzewodników, od standardowych i tanich RDL (warstw redystrybucyjnych) po interkonekty oparte na krzemie o dużej gęstości.
SerDes i połączenia równoległe służą jako szybkie ścieżki do wymiany danych między chipami lub komponentami krzemowymi w chipletach. W połączeniu z układem 2,5D i 3D technologie te eliminują wąskie gardła na poziomie systemu, umożliwiając tworzenie najbardziej złożonych projektów półprzewodników. SerDes pomaga również zmniejszyć liczbę pinów, ścieżek i wykorzystanie miejsca na płytce drukowanej, co zmniejsza koszty. Szafa w hiperskalowym centrum danych może zawierać dziesiątki tysięcy kanałów SerDes.
Na powyższym obrazku sygnały o wysokiej wydajności z 3 nm SerDes firmy Marvell zoptymalizowane pod kątem PCIe Gen 6/CXL 3.0 są pokazane na niebiesko, a sygnały z 3 nm SerDes o niskim opóźnieniu zoptymalizowane dla 112G XSR są pokazane na pomarańczowo. Oba są nowościami w branży. Wysokość pionowa, rozmiar i względna symetria wskazują na zmniejszenie szumów i błędów bitowych.
Na przykład nowe połączenie równoległe typu chip-to-chip zapewnia łączną szybkość przesyłania danych do 240 Tb/s, czyli o 45% większą niż dostępne alternatywy dla aplikacji wieloukładowych. Dla porównania, prędkość łącza odpowiada pobraniu 10 000 filmów HD na sekundę, choć w odległości zaledwie kilku milimetrów lub mniejszej.
Przejście na technologię 3 nm pozwala inżynierom obniżyć koszty i zużycie energii przez układy scalone i systemy obliczeniowe przy jednoczesnym zachowaniu integralności sygnału i wydajności.
