Na odbywającej się obecnie konferencji IEDM 2023 Intel ogłosił szereg postępów, które wydłużą działanie prawa Moore’a. Gęstość tranzystorów na jednostkę powierzchni będzie nadal rosła w tym samym tempie lub prawie w tym samym tempie, co może osiągnąć bilion tranzystorów w jednym procesorze do roku 2030.
Już w maju okazało się, że Intel zamierza wprowadzić wielopoziomowy układ tranzystorów w jednej z przyszłych generacji procesorów. Mówimy o pionowym układzie komplementarnych tranzystorów polowych (CFET). Na konferencji przedstawiciel firmy powiedział, że będą to pierwsze tego typu rozwiązania w branży, których skok migawki wyniesie aż 60 nm. Obecnie tranzystory tego typu produkowane są obok siebie w płaszczyźnie poziomej, natomiast w nadchodzących latach firma zacznie je produkować jeden na drugim w połączeniu z poziomymi kanałami całkowicie otoczonymi bramkami. Znacząco zwiększy to gęstość tranzystorów na chipie, co będzie wymagało również dostępu sygnału do tranzystorów z tyłu podłoża.
Najpierw jednak Intel wprowadzi nowy (i pierwszy od 13 lat swojej praktyki) tranzystor. Firma nazywa to RibbonFET Gate-All-Around (GAA). Kanały takiego tranzystora będą miały postać cienkich, poziomo zorientowanych nanostronek, umieszczonych jedna nad drugą. Kanały będą cztery i wszystkie będą całkowicie otoczone jedną bramą. Rozpoczęcie produkcji tranzystorów RibbonFET planowane jest na pierwszą połowę 2024 roku. Pionowe rozmieszczenie komplementarnych par takich tranzystorów nastąpi oczywiście kilka lat później. Prawdopodobnie w tym samym procesie technicznym nie nastąpi podwojenie liczby tranzystorów. Można się jednak spodziewać wzrostu gęstości tranzystorów do około 30%, co w połączeniu z przejściem na jeszcze cieńsze procesy pozwoli na spełnienie prawa Moore’a.
Zbliżone do rzeczywistego odwzorowanie pary komplementarnych tranzystorów umieszczonych pionowo jeden nad drugim
Na konferencji Intel ogłosił także inne osiągnięcia. W szczególności mówiła o uwalnianiu kryształów zasilających tranzystory przez tylną stronę podłoża. Odciąży to stronę z liniami sygnałowymi, co pozwoli podnieść częstotliwość taktowania i zwiększyć zasilanie, ponieważ ten ostatni otrzyma więcej miejsca na przewody, a tym samym otworzy przestrzeń do produkcji linii zasilających o większym przekroju. Jednak gdy nadejdzie kolej na tranzystory ułożone pionowo, przez tylne podłoże zostaną zapewnione bezpośrednie styki sygnałowe, co pomoże odciążyć główną infrastrukturę sygnałową.
Konwencjonalny poziomy układ tranzystorów z kanałami nanostronicowymi
Firma zgłosiła również doświadczenie w produkcji tranzystorów z azotku galu (GaN) na pojedynczym podłożu krzemowym, oprócz tranzystorów konwencjonalnych. Technologia wykazała swoją przydatność i umożliwi w przyszłości produkcję energoelektroniki lub elektroniki z elementami mocy z wykorzystaniem azotku galu na podłożach krzemowych o grubości 300 mm. Dziś takie ogniwa produkowane są na własnych podłożach (i zazwyczaj nie jest to krzem) i integrowane z elektroniką krzemową już na poziomie montażu.
Separacja interfejsu zasilania i sygnału po różnych stronach kryształu (z przodu i z tyłu)
Wreszcie Intel ogłosił udany ruch w kierunku „dwuwymiarowych” tranzystorów z kanałami 2D. Materiały kanałowe 2D na bazie dichalkogenku metalu przejściowego (TMD) zapewniają wyjątkową możliwość skalowania fizycznej bramki tranzystora do długości poniżej 10 nm. Na targach IEDM 2023 Intel pokazał prototypy tranzystorów TMD o dużej mobilności, zarówno dla NMOS (n-kanałowy półprzewodnik z tlenku metalu), jak i PMOS (p-kanałowy półprzewodnik z tlenku metalu).
Firma wprowadziła także na rynek pierwszy na świecie tranzystor 2D TMD PMOS typu GAA (gate-all-around) oraz pierwszy na świecie tranzystor 2D PMOS wykonany na płytce o średnicy 300 mm. Czekamy na bardziej szczegółowe raporty, które pomogą Państwu zapoznać się z tymi innowacjami.